|
|||||||||
 |
|
||||||||
|
|
||||||||||||||
| | 网站首页 | 综合电子 | 51单片机 | AVR单片机 | ARM专栏 | MSP430 | 网上商城 | PSOC | 下载中心 | 公司事项 | DSP专栏 | | ||
 |
||
|
||
|
|||||
| 基于CPLD的USB下载电缆设计 | |||||
| 基于CPLD的USB下载电缆设计 | |||||
作者：admin 文章来源：网络 点击数： 更新时间：2007-9-8  |
|||||
|
关键词 下载电缆 USB CPLD FPGA ISP JTAG 引言 随着片上系统（SoC，System on Chip）时代的到来，包括复杂CPLD的USB下载电缆可编程逻辑器件（CPLD，Complex Programmable Logic Device）和现场可编程门阵列（FPGA，Field Programmable Gate Array）的可编程逻辑器件（具有在系统可再编程的独特优点），应用越来越广泛。这给用于可编程逻辑器件编程的下载电缆提出了更高的要求。 本文研究基于IEEE1149.1标准的USB下载接口电路的设计及实现。针对Altera公司的FPGA器件Cyclone，通过分析它的边界扫描测试结构和各种JTAG指令，研究它的编程过程和编程特点，并提出设计方案。在接口电路硬件设计中，选用FTDI公司的USB控制芯片FT245BM，实现USB物理层和链路层协议的解析；Altera公司的可编程逻辑器件EPM7064实现接口逻辑。与传统的基于PC并口的下载电缆相比，本设计的USB下载接口电路具有CPLD的USB下载电缆支持热插拔、体积小、便于携带、降低对PC硬件伤害、编程速度快等明显优点。 目前已开发的USB下载线一般需要在主机端另行设计软件CPLD的USB下载电缆来控制与下载线及目标器件之间的通信和数据传送；但是这样不仅繁琐，而且可能由于PC机操作系统的不同而影响兼容性。本文讨论的USB下载线能在Altera公司的QuartusII开发环境下直接使用，无须在主机端另行设计通信软件。 1 系统结构及工作原理 接口电路的整体CPLD的USB下载电缆结构框图如图1所示。由于USB下载电路涉及了IEEE1149.1标准和USB协议，所以接口电路主要包含两大部分。一部分是USB接口，它连接主机和可编程逻辑器件，主要功能是进行USB和并行I/O口之间的数据格式转换，用USB控制芯片实现。另一部分是JTAG接口，它连接USB控制芯片和需要编程的逻辑器件，主要功能是进行并行I/O口和JTAG之间数据的转换，转换逻辑通过对可编程逻辑器件进行设计来实现。其他还包括一些必要的时钟电路CPLD的USB下载电缆和电压转换电路。  图1 接口电路整体结构框图 从主机传来的USB数据，由USB控制芯片转换为8位并行数据，经数据总线送到CPLD的可编程I/O引脚。CPLD的数据也可以通过数据总线送回USB控制芯片，然后转换为USB的数据格式传回主机。CPLD收到USB控制芯片传送来的数据后，对数据进行解析，然后转换为符合IEEE1149.1标准的编程数据CPLD的USB下载电缆和指令，从TCK、TMS和TDI串行输出到要编程的可编程逻辑器件。从可编程逻辑器件返回的符合IEEE1149.1标准的校验数据从TDO串行输入到CPLD，转换为8位并行数据传送给USB控制芯片，最后返回主机进行校验。 USB控制芯片FT245BM负责解释USB协议，完成双方数据通信。其内部有USB协议引擎，并且集成的电平转换器使FIFO和控制信号能与电压为5 V、3.3 V的逻辑器件接口。USB接口电路原理如图2CPLD的USB下载电缆所示。  图2 USB接口电路原理 2 对目标器件的配置过程 对目标器件的配置流程CPLD的USB下载电缆如图3所示。  图3 对目标器件配置流程 （1） 识别USB下载接口 QuartusII编程器通过PC的USB接口向FT245BM依次发7e、7f、7e三个数据。FT245BM经PC的USB接口向编程器依次返回3个数据03。在编程器收到返回的3个03以后，编程器就识别此USB下载接口电路为它的下载硬件平台。 （2） 测试BST电路 测试包括以下几个方面： ◇ 复位测试； ◇ 指令寄存器移位测试； ◇ 标志寄存器移位测试。 （3） 下载编程数据 这个步骤把所有的编程数据从PC下载进可编程逻辑器件的配置存储器。因为这一步骤下载的编程数据庞大，所以下载时采用特快模式，并且不进行校验，避免影响下载速度。下载选用的指令是Altera公司自己定义的DOWNLOAD指令（00 0000 0010）。 （4） 内建自测试 内建自测试是在电路内部建立测试生成、施加、分析和测试控制结构，使得电路能够测试自己。 （5） 校验器件的IDCODE 在整个编程流程结束以前，再一次校验器件的IDCODE，确认器件的BST电路在下载编程数据后是否工作正常。这一步的过程和标志寄存器移位测试完全相同。 （6） 返回测试逻辑复位状态 保持TMS为高6个TCK周期，使TAP控制器进入测试逻辑复位状态，并且让TMS保持为高电平，以保持测试逻辑复位状态。这样器件的测试逻辑失效，器件的核心逻辑开始正常工作。 结语 本文所讨论的USB数据下载线能在Altera公司的QuartusII开发环境下直接使用，无须另行开发主机端通信程序。与传统并口的编程方式相比，优势十分明显：支持热插拔，使用更方便；体积更小，携带方便；编程速度更快，节约时间。为国际数字系统设计领域内正蓬勃兴起的在线编程（ISP）技术的推广与发展提供了有力的支持。 参考文献 [1] 萧世文. USB2.0 硬件设计[M]. 北京：清华大学出版社,2002. [2] Ciletti Michael D.Advanced Digital Design with the Verilog HDL[M]. 北京： 电子工业出版社,2005. [3] 夏宇闻. 从算法设计到硬线逻辑的实现[M]. 北京： 北京航空航天大学出版社，2000. [4] 宋万杰，罗丰,吴顺君. CPLD技术及其应用[M].西安： 西安电子科技大学出版社，2000. [5] 张弘. USB接口设计[M]. 西安：西安电子科技大学出版社,2002. [6] De Micheli G.Synthesis and Optimization of Digital Circuits[M].北京： 电子工业出版社，1994. [7] Wakerly J F.Digital Design Principles and Practices[M].北京： 电子工业出版社，2000. [8] Tinder R F. Engineering Digital Design[M]. 2nd ed. San Diego:Academic Press,2000. [9] Smith Michael J S.Application-Specific Integrated Circuits[M]. 北京： 电子工业出版社，2005. [10] Raey Jan M. Digital Intergrated Circuits: A Design Perspective,2E[M]. 北京： 电子工业出版社，2000. [11] Altera Corp.ByteBlaster Parallel Port Download Cable Data Sheet. [12] FTDI Corp.FT245BM Designers Guide. 向俊(硕士研究生），主要研究方向为信号与信息处理。 |
|||||
| 文章录入：dycxin 责任编辑：dycxin | |||||
| 【发表评论】【加入收藏】【告诉好友】【打印此文】【关闭窗口】 | |||||
| 最新热点 | 最新推荐 | 相关文章 | ||
| 基于CPLD的DSP微处理器与CAN 基于CPLD和接触式图像传感器 CPLD在水下冲击波记录仪中的 基于CPLD的位同步时钟提取电 基于CPLD／FPGA的出租车计费 基于CPLD的高速可程控数字延 基于CPLD的系统中I2C总线的设 用CPLD实现单片机与ISA总线并 博物馆智能防盗保护器系统设 基于CPLD和单片机的任意波形 |
| 网友评论：（只显示最新10条。评论内容只代表网友观点，与本站立场无关！） |
|
 | 设为首页 | 购买方法 | 联系站长 | 友情链接 | 版权申明 | 网站公告 | 联系我们 | 网络答疑|
 | |
|||
|
